文章摘要
【关 键 词】 UCIe标准、数据中心、AI加速器、3D封装、互操作性
UCIe 2.0标准于2024年8月发布，旨在提高带宽密度和功率效率，并支持3D封装和可管理的系统架构。该标准由多家行业巨头推动，包括ASE、阿里巴巴、AMD、Arm等。然而，UCIe 2.0是否能够实现即插即用的chiplets目标仍存在疑问，因为当前标准并未追求即插即用所需的互操作性。
UCIe 2.0主要针对数据中心和AI加速器领域，对于其他应用，尤其是低成本设备，其适用性尚不明确。数据中心市场对第三方chiplets的需求不高，UCIe标准可作为基准架构和功能集，但不会妨碍实现更好的成本或功率。UCIe 2.0在3D封装方面取得了显著进步，扩大了足迹和配置范围，但真正的3D芯片研究仍较少。
UCIe 2.0在系统架构和管理层方面取得了进展，允许复杂的拓扑结构，并提供了在复杂UCIe拓扑的封装上管理、调试和运行诊断工具的标准方法。这为芯片供应商开发软件和EDA供应商开发测试工具提供了机会。然而，实现广泛采用仍面临互操作性等障碍。
即插即用chiplets的前景尚不明朗。目前，只有少数能负担得起成本的人才能使用chiplets。UCIe 2.0有望降低项目复杂性，购买现成的芯片用于添加FPGA、AI加速器或内存。但多芯片增加了复杂性，公司需要愿意承担这种复杂性来解决许多问题。
定义互连只是问题的一部分，chiplets的物理外观、封装和互操作性都存在挑战。成本也是一大障碍，线束(BoW)标准针对标准封装，但成本和信号完整性问题使其在商业市场上难以应用。开放芯片经济和定义特定chiplets的工作正在进行中，但即插即用愿景的实现仍需克服多重障碍。
原文和模型
【原文链接】 阅读原文 [ 3009字 | 13分钟 ]
【原文作者】 半导体行业观察
【摘要模型】 moonshot-v1-32k
【摘要评分】 ★★★★★
