铜互连，尚能饭否？

1,061 0 0

文章摘要

随着铜在芯片制造中的有效性逐渐降低，芯片制造商开始关注新互连技术，以提升未来节点和先进封装的性能，并减少热量。1997年，铜互连技术取代了当时的钨通孔/铝线金属化方案，采用了双镶嵌集成方案，利用电镀和CMP等“湿”工艺替代了等离子蚀刻和沉积等“干”步骤。这一变革帮助制造商在更复杂的互连结构中减少了RC延迟。

然而，随着线路尺寸的不断缩小，铜的电子平均自由程接近极限，阻挡层消耗了更多的线路宽度，对铜替代品的需求逐渐增加。尽管如此，制造商仍希望尽可能推迟这一变化。最近的IEEE互连技术会议表明，铜的优化机会依然存在。

互连线是芯片中传输电流的导线，随着芯片变得更紧密，互连线在更小尺寸下需要承担更大的任务。铜互连的引入解决了铝线导电能力接近极限和易断裂的问题。IBM在1997年推出了由铜制成的新型半导体，带来了速度更快、成本更低的芯片，并推动了微处理器的发展。铜线的耐用性和可靠性使其成为智能手机、汽车等设备的理想选择。

尽管铜互连在过去三十年中取得了巨大成功，但随着互连线的缩小，接口特性与电气性能的关系变得更加密切。三星半导体的研究表明，通过优化铜所需的阻挡层和蚀刻停止层，可以提高整体性能。例如，减少侧壁阻挡层厚度和优化通孔底部屏障可以显著降低电阻。

现代互连方案依赖于各种掺碳氧化物来实现电路RC延迟的“C”部分。密度较低的材料具有较低的介电常数，因此更具吸引力。三星的研究还表明，通过表面硅化修复蚀刻损伤和采用专有化学方法的热恢复工艺，可以进一步优化电介质侧壁和通孔底部的性能。

尽管铜互连技术仍有优化空间，但长期来看，需要一种新的替代方案。钌通孔因其尺寸小、数量多，正在成为整体互连电阻的主导因素。imec的模拟表明，在互连堆栈的前四层使用钌通孔可将总电阻降低多达60%。钌通孔与铜线的结合需要良好的介电表面钝化和对钌选择性的良好控制。

钌的多种沉积和蚀刻方式为更灵活的集成方案打开了大门。imec研发工程师提出了几种完全自对准通孔工艺，通过高选择性蚀刻和CVD钌沉积来优化通孔和金属线的集成。尽管这些方法增加了工艺复杂性，但提供了更大的设计灵活性和对特征尺寸的控制。

成功的工艺集成方案需要仔细关注所有组件层。对于钌，优化过程才刚刚开始。研究表明，不同的粘附层工艺条件会影响钌沉积行为，较大且更均匀的钌晶粒可以降低电阻率。尽管钌互连所需的辅助层比铜少，但金属蚀刻和电介质填充工艺的重新引入将让工艺工程师在未来几年里忙碌不已。