下一代晶体管，台积电首发

96 0 0

文章摘要

在旧金山举行的国际电子设备会议上，学术界和工业界的研究团队展示了碳纳米管晶体管（CNT）和电路的最新进展。尽管CNT技术可能还需十年才能商业化，但工程师们认为该领域已取得显著进步，CNT在未来低功耗、高性能计算中将增强硅芯片性能。CNT晶体管直径约1纳米，2016年已制造出性能优于硅基晶体管的CNT晶体管，但构建复杂电路更具挑战。斯坦福大学电气工程师H.-S. Philip Wong表示，CNT设备近年来取得巨大进展，许多基本问题已解决。

台积电在会议上介绍了其下一代2纳米晶体管技术N2，这是首次涉足纳米片或环绕栅极的新晶体管架构。与目前最先进的3纳米工艺N3相比，新技术速度提高15%，能效提高30%，密度提高15%。台积电的Nanoflex技术允许使用不同纳米片构建不同逻辑单元，同一芯片上可有100到2000个纳米片。这种灵活性对SRAM影响尤其大，N2技术打破了SRAM缩小停滞，产生了最密集的SRAM单元，比N3提高11%。

英特尔分享了其对晶体管缩小的研究成果，认为纳米片结构是晶体管结构的最后前沿，甚至未来的CFET设备也由纳米片构成。英特尔通过减薄纳米片并修改周围材料，成功生产出栅极长度仅6纳米、纳米片厚度仅3纳米的设备，这意味着硅栅全覆盖器件的微缩极限尚未达到。

北京清华大学博士生张一北描述了一种混合模拟和数字的堆叠计算系统，底层是硅CMOS，上面是模拟RRAM，最后是两层由CNT电路供电的数字RRAM。这种堆叠设计能耗约为传统芯片的1/17，工作速度约为传统芯片的119倍。斯坦福大学和北京大学的研究团队也在IEDM上发表了关于CNT微调的论文，展示了高性能CNT设备和CNT晶体管阵列的破纪录电子特性。

台积电执行副总裁兼联席首席运营官米玉杰在会议主题演讲中强调了CNT在后端开发高性能逻辑的潜力。他讨论了半导体行业和市场前景，预测人工智能在行业增长中将发挥关键作用，高性能计算将贡献其中的40%。他指出，新应用在几年内将需要数吉瓦的电力，降低功耗对于这些应用的蓬勃发展至关重要，需要新的设备技术和架构进步。米博士还讨论了先进逻辑技术、逻辑技术前沿、系统集成技术、专业技术等关键领域，强调半导体创新将继续推动人工智能时代的技术进步。